لقاء صحفي مع الدكتورة اخلاص كاظم حمزة بمنسبة حصولها على شهادة الدكتوراه من ماليزيا

الاسم : دكتورة اخلاص كاظم حمزة
س1) متى باشرتي بدراسة الدكتوراة في جامعة العلوم الماليزية؟
ج)باشرت في الدراسة بتاريخ 1\ 1\2008 في قسم الهندسة الكهربائية \ جامعة العلوم الماليزية \الواقعة في شمال ماليزيا
School of Electrical and Electronics Engineering, Universiti Sains Malaysia(USM), Seri Ampangan, Nibong Tebal,Seberang Perai Selatan, Pulau Pinang, Malaysia
س2) ماهو عنوان رسالة الدكتوراة ؟
ج) عنوان رسالة الدكتورة في اختصاص الاتصالات باشراف مشرفة ماليزية(كانت مشرفة متعاونة جدا )
Associate Professor Dr.Widad Ismail
DEVELOPMENT AND IMPLEMENTATION OF A NEW TECHNIQUE FOR BERT (BIT ERROR RATE TESTER) USING SDR PLATFORM
موضوع الرسالة حديث تضمن العمل برمجي مع العمل العملي على منظومة حديثة
تشمل SMALL FORM FACTOR (SFF)SOFT DEFINED RADIO ( SDR
Hybrid digital signal processors (DSPs), field programmable gate arrays (FPGAs) and general-purpose processors (GPPs)
س2) متى كانت مناقشة رسالة الدكتوراة ؟
ج) ناقشت الرسالة الدكتوراة بتاريخ 21\9\2011 , انا كنت اول طالبة عراقية وعربية تتخرج من هذة الجامعة
اسلوب المناقشة في ماليزيا مغلقة ( الطالب مع المشرف واللمتحن خارجي مع ممتحنيين داخليين عدد\2 من ضمن الاختصاص مع ممثل العميد وريئس اللجنة يكون بدرجة استاذ ليس ضروري من ضمن الاختصاص)
س/ كيف كان اسلوب المناقشة ؟
ج/ كانت المناقشة باللغة الانكليزية والحمد الله والشكر كانت مناقشة علمية جداً وبحدود ثلاثة ساعات.
واضافة :انا ايضا استطيع اتكلم اللغة الماليزية بطلاقة حيث دخلت كورس اللغة وكذلك طورت لغتي من تكلم مع الماليزيين وهي لغة بسيطة وجميلة .



س3) متى كان الرجوع الى احضان وطنك ؟
ج) رجعت الى احضان وطني العزيز بتاريخ 6-11- 2011 بعد اكمل تصحيحات الطروحة وتسليمها بشكل نهائي .
س/متى باشرتي في عملك في القسم ؟
باشرت في عملي في فرع الليزر بتارخ 13-11-2011
وانشاء الله اخدم وطني العزيز والجامعة تكنولوجيا
واقدم المساعدة العلمية العملية الى جميع الطلاب في مجال الاكاديمي والبحثي
اشكر اولا الله سبحانه وتعالى ووجميع كادر الجامعة التكنولوجيا من رئاسة الجامعة ورئاسة قسم العلوم التطبيقية ورئاسة فرع الليزر واهلي الاعزاء باعطائي الفرصة لاكمالي الدكتوراة خارج القطر ومساعدتي وموازرتي لي في جميع الظروف
انشاء الله اكون عند حسن ظن الجميع

 

ABSTRACT
Hardware/Software (HW/SW) co-design approaches become prospective choice due to its real time operation since these solutions are so flexible that cover extensive complicated systems and reduce time from design to market. Hybrid digital signal processors (DSPs), field programmable gate arrays (FPGAs) and general-purpose processors (GPPs) designs are viable solution for software defined radio (SDR) technology. This thesis demonstrates a practical design and implementation procedure for building a useful, efficient and flexible model of a bit error rate tester (BERT) on physical layer for UHF-band of the digital transceivers by using new architecture in Multi-Core Software-Defined Radio Platform. A BERT for a digital receiver involves modelling a transmitter and noisy channel, as well as the receiver itself. Typically, BER is calculated using simulations, which are very time-consuming and not automated in real time. In order to solve this problem, this thesis presents a scheme for BER testing using small form factor (SFF) SDR .This research presents the development of the proposed digital transceiver on the SFFSDR platform in three steps. The first step is the simulation level, which uses the Xilinx System Generator block and Lyrtech block. The second step involves the design of the Hardware-in-the-loop (HIL) Co-simulation and the implementation on FPGA hardware-modeling tool. The third step describes the design based on Real Time DSP/ FPGA hardware. The proposed implementation has a random number generator as data source. This data is modulated and up-converted before it is fed to the RF module of the SFFSDR .The received signal from the RF is later down-converted and demodulated and fed to the comparator which calculates the number of errors by comparing it with the transmitted bits. Two types modulation (i.e. FSK and BPSK) are used to test proposed for real implementation. It is suggested that a hybrid hardware prototype including including both the DSP blocks, and FPGA together as an ideal hardware platform for implementing the system. The proposed BERT approach minimizes the need for custom hardware and test systems by integrating the baseband functionalities on FPGAs using SFFSDR. FPGAs provide a mix of high-performance dedicated signal processing modules and a large reconfigurable logic fabric, which makes them suitable platform for prototyping communication systems. The developed BERT is tested successfully for BPK and FSK digital transceivers with BER obtained to be in the order of 10-3 at SNR of 15dB and 17dB respectively.